A Smart High Level Synthesis (HLS) csomag lehetővé teszi a C ++ alapú algoritmusfejlesztést a Microchip PolarFire® FPGA platformján
___
A Smart High Level Synthesis (HLS) csomag lehetővé teszi a C ++ alapú algoritmusfejlesztést a Microchip PolarFire® FPGA platformján
Segítségével a PolarFire FPGA áramkörök egyszerűbben alkalmazhatók peremrendszerek hardveres gyorsítására is
A peremrendszerek esetén a teljesítmény és az alacsony energiafogyasztás kombinálásának szükségessége megnövelte az olyan FPGA áramkörök iránti keresletet, amik energiatakarékos gyorsítóként használhatók, miközben rugalmasságot és rövid fejlesztési időt biztosítanak. Az Edge Compute, Computer Vision és Industrial Control algoritmusok nagy részét C++ nyelven írják olyan fejlesztők, akik alig vagy egyáltalán nem ismerik a mögöttes FPGA hardvert. Ennek a fontos fejlesztői rétegnek a támogatására a Microchip egy SmartHLS-re keresztelt, HLS tervezési munkafolyamattal egészítette ki PolarFire FPGA családját, mely nagyban növeli a termelékenységet és leegyszerűsíti a tervezést azáltal, hogy lehetővé teszi a C++ algoritmusok közvetlen lefordítását az FPGA eszközökre optimalizált Register Transfer Level (RTL) kódra.
"A SmartHLS kiegészíti a Libero® SoC tervezőeszköz-csomagot, és a díjnyertes közepes sűrűségű PolarFire és PolarFire SoC platformok által nyújtott hatalmas előnyöket elérhetővé teszi az algoritmusfejlesztők sokszínű közössége számára, anélkül, hogy FPGA hardverszakértőkké kellene válniuk", mondta Bruce Weyer, a Microchip FPGA üzletágának alelnöke. "A VectorBlox™ Neural Network Szoftverfejlesztő Készlettel együtt ezek az eszközök nagyban javítják a tervezők termelékenységét a C/C++ alapú algoritmusok felhasználásával, olyan alkalmazásokhoz, mint a beágyazott látás, a gépi tanulás, a motorvezérlés és az ipari automatizálás FPGA-alapú hardvergyorsítókkal."
A nyílt forráskódú Eclipse integrált fejlesztői környezetre épülő SmartHLS tervezőcsomag C++ szoftverkódot használ a Microchip Libero SmartDesign projektjeibe integrálható HDL IP komponensek generálására. Ez lehetővé teszi a mérnökök számára, hogy a hardver viselkedését a hagyományos FPGA RTL eszközök esetében elérhetőnél magasabb szintű absztrakcióval írják le.
Továbbá javítja a termelékenységet, miközben csökkenti a fejlesztési időt a többszálú alkalmazásprogramozási felület (API), amely egyidejűleg hajtja végre a hardverutasításokat, és a segítségével a többi HLS megoldáshoz képest egyszerűbben oldhatók meg összetett hardveres párhuzamosítási feladatok.
A SmartHLS fejlesztőrendszerrel akár 10-szer kevesebb kódsorra van szükség, mint egy egyenértékű RTL-kialakítás esetén, továbbá az így készült kód könnyebben olvasható, érthető, tesztelhető. Az eszköz lehetővé teszi a már a meglévő C++ algoritmusok Polarfire FPGA és FPGA SoC áramkörökkel történő használatát.
A PolarFire FPGA családról
A PolarFire FPGA és FPGA SoC áramkörök választ adnak a peremrendszerek tervezési kihívásaira azáltal, hogy az iparág legalacsonyabb fogyasztását biztosítják a közepes sűrűségű eszközök között. A vállalat a közelmúltban bejelentette a család alacsony sűrűségű változatait is, melyek statikus fogyasztása fele a konkurencia hasonló eszközeinek, ezzel a világ legkisebb termikus lábnyomát biztosítják, így lehetővé teszik a fejlesztők számára, hogy csökkentsék a rendszerköltségeket miközben megfelelnek a hőkezelési követelményeknek anélkül, hogy elveszítenék a számítási teljesítményt. Ezeket az új FPGA áramköröket, valamint a vállalat SmartFusion® 2 és IGLOO® 2 áramköreit is támogatja az új fejlesztőeszköz.
Elérhetőség
A fejlesztők már most elkezdhetik a tervezést a Microchip weboldalán elérhető, önállóan is használható SmartHLS v2021.2 fejlesztőeszközzel. E mellett a program a nemrég megjelent, Libero SoC V2021.2 tervezési csomagnak is része. A teljes termékinformáció itt érhető el.
